查看所有试题
- 10位二进制D／A转换器的分辨率是（）。电源电压VDD为10V的CMOS集成模拟开关可按通幅度为（）的信号。组合电路设计的结果一般是要得到（）。由10级触发器构成的二进制计数器,其模值为（）。设计模值为36的计数器至少
- 不属于A／D转换器电路组成部分的电路是（）。改变（）之值不会影响555构成单稳态触发器的定时时间tw。从电路结构上看,时序电路必须含有（）。低密度可编程逻辑器件（PLD）通常集成规模小于（）门。在下列功能表示方
- 3位十进制（BCD编码）D／A转换器的分辨率是（）。利用门电路的传输时间,可以把（）个与非门首尾相接,组成多谐振荡器。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。在下列触发器中,有约束
- 常用的D／A转换电路是（）。对TTL与门多余输入端的处理,正确的是（）下面对555电路内部结构描述正确的是（）A.权电阻D／A转换器B.T型D／A转换器C.倒T型D／A转换器D.开关树型D／A转换器A.接地B.接电源C.悬空D.与使用
- 衡量A／D和D／A转换器性能优劣主要指标是（）。,标准TTL门开门电平Uon之值为（）。与倒T形电阻网络DAC相比,权电流网络D／A转换器的要优点是消除了（）对转换精度的影响。同步T触发器具有（）功能。555定时器可以组成
- 在构成D／A转换器的电路中,不属于D／A转换器组成部分的是（）。逐次逼近型A／D转换器转换时间大约在（）的范围内。在各种显示器件中,（）的功耗是最小的。设计模值为36的计数器至少需要（）级触发器。一个既有小数部
- 在逐次渐近型A／D转换器的组成部分中（）。两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（）。与4位串行进位加法器比较,使用超前进位全加器的目的是（）。在二进制译码器中,若输入有4位代
- 在8位D／A转换器中,其分辨率是（）。能完成两个l位二进制数相加并考虑到低位来的进位的器件称为（）。下列触发器中,没有约束条件的是（）。数字电路中的1和0可以代表（）。PLD的主要优点有（）。1／8
1／256
1／255#
- 在权电阻网络、T型和倒T型等类型D／A转换器中,倒T型D／A转换器动态过程输出端的尖峰脉冲（）。改变（）值,不会改变555构成的多谐振荡器电路的振荡频率。程序控制中,常用（）电路作定时器。逻辑函数与⊙满足（）关系。
- 欲得到频率稳定度高的矩形波,应选择（）电路。用三态门可以实现“总线”连接,但其“使能”控制端应为（）。半导体中有两种载流子,分别是（）。脉冲整形电路没有（）。以下关于双拍和单拍接收寄存器的说法错误的是（）。
- 欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。TTL电路中,能实现“线与”逻辑（）。已知R、S是与门构成的基本RS触发器的输入端,则约束条件为（）。A.多谐振荡器B.基本RS触发器C.单稳态触发器
- 欲把正弦波变换为同频率的矩形波,应选择（）电路。CMOS系列产品中,工作速度低于74系列TTL的是（）系列。数值比较器有哪几种输出结果。（）A.多谐振荡器B.基本RS触发器C.单稳态触发器D.施密特触发器74HC
74HCT
54HC
4
- 已知由101级非门构成的环形振荡器的振荡周期为10.1us,这些非门的平均传输延迟时间Tpd为（）ns。半导体中有两种载流子,分别是（）。能实现从多个输入端中选出一路作为输出的电路称为（）。在8位D／A转换器中,其分辨率
- 利用门电路的传输时间,可以把（）个与非门首尾相接,组成多谐振荡器。如果触发器的次态仅取决于CP（）时输入信号的状态,就可以克服空翻。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。8位移
- 控制端不外接固定电压,则其回差电压为（）。某集成电路封装内集成有4个与非门,它们输出全为高电平时,输出全为0时,测得5v电源端的电流为16mA,就可以克服空翻。门电路与RC元件构成的多谐振踌器电路中,随着电容C充电,受
- 能把缓变输入信号转换成矩形波的电路是（）。在组合逻辑电路的常用设计方法中,可以用（）来表示逻辑抽象的结果。组合逻辑电路分析步骤除了根据给定的逻辑图写出输出函数表达式还有（）。单稳态触发器
多谐振荡器
施
- 用555定时器构成的施密特触发器,若电源电压为VCC,控制端不外接固定电压,则其下限阐值电压为（）。如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mV,输出信号的最低位（LSB）发生变化,应选用（
- 用555定时器构成的施密特触发器,若电源电压为VCC,控制端不外接固定电压,则其上限阈值电压为（）。TTL集成门电路的结构框图中不包含下列哪一项（）。一个无符号10位数字输入的DAC,其输出电平的级数为（）。D/A转换器
- 单稳态触发器可用来（）。把模拟量转换成为相应数字量的转换器件称为（）。TTL集成门电路输出级一般采用（）输出形式。卡诺图的特点是（）。下面对石英晶体多谐振荡器的优点叙述不正确的是（）。目前常用的施密特触
- 回差是（）电路的主要特性参数。已知R、S是与门构成的基本RS触发器的输入端,则约束条件为（）。下面对组合逻辑电路的功能特点描述错误的是（）。可编程（与、或阵列皆可编程）的可编程逻辑器件有（）。在数字系统中,
- 设计模值为36的计数器至少需要（）级触发器。下列TTL非门输入端的接法为高电平的是（）。TTL与非门由（）三部分组成。在数字系统中,常用的表示机器数的方法有（）。DAC0832是常用的集成DAC芯片,它的工作方式分为（）
- 石英晶体多谐振荡器的主要优点是（）。可以用来暂时存放数据的器件是（）。下面对与门的功能描述正确的是（）。下列逻辑电路中为时序逻辑电路的是（）。一位8421BCD码计数器至少需要（）个触发器。将幅值上、时间上
- 用反馈复位法来改变由8位十进制加法计数器的模值,可以实现（）模值范围的计数器。在设计过程中,逻辑函数化简的目的是（）。高密度可编程逻辑器件中具有硬件加密功能的器件是（）。输出端可直接连在一起实现“线与”逻
- 异步计数器设计时,比同步计数器设计多增加的设计步骤是（）。主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。与TTL电路相比,CMOS电路的特点是（）利用单
- 用反馈复位法来改变由8位二进制加法计数器的模值,可以实现（）模值范围的计数器。二极管或门的两输入信号AB＝（）时,输出为低电平。如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mV,输出信号
- 能够比较方便构成顺序脉冲信号发生器的电路是（）。顺序加工控制系统的控制时序可用（）电路实现。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。在各种显示器件中,（）的功耗是最小的。单极
- 5级最大长度移存型计数器的产生的序列信号的序列长度是（）。七段译码器74LS47的输入是4位（）,输出是七段反码。时序电路的逻辑功能不能单由（）来描述。半导体中有两种载流子,分别是（）。用卡诺图化简逻辑函数的步
- 可以用来暂时存放数据的器件是（）。以下各电路中,（）可以产生脉冲定时。下列TTL非门输入端的接法为低电平的是（）。普通型GAL器件采用（）结构。GAL的输出电路属于（）。A.计数器B.寄存器C.全加器D.序列信号检测器
- 在下列器件中,不属于时序逻辑电路的是（）。TTL集成单稳态电路的暂稳态时间tw为（）。与倒T形电阻网络DAC相比,权电流网络D／A转换器的要优点是消除了（）对转换精度的影响。不存在约束条件的触发器是（）。A.计数器B
- 在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是（）。能实现从多个输入端中选出一路作为输出的电路称为（）。把代码的特定含义翻译出来的过程称为（）。5级最大长度移存型计数器的产生的序列信号的序
- 若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容为（）。半导体数码管的每个显示线段都是由（）构成的。欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲,应选择（）电路。PLD（可编
- 设计一个能存放8位二进制代码的寄存器,需要（）个触发器。HDPLD比较适合用在以（）的数字系统。组合逻辑电路分析步骤除了根据给定的逻辑图写出输出函数表达式还有（）。A.8B.4C.3D.2#A.复杂B.控制为主C.时序为主D.较
- 在设计同步时序电路时,检查到不能自行启动时,则（）。组合逻辑电路按照集成度可分为（）。将十进制数的10个数字0～9编成二进制代码的电路称为（）。既克服了空翻问题,又无一次变化问题的常用集成触发器有（）。每经
- 已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是（）。门电路输人端对地所接电阻R≤ROF时．相当于此端（）。分立元件门电路由（）等元件组成。脉冲单元电路主要有（）。A.10个CP脉冲,
- 构成模值为256的二进制计数器,需要（）级触发器。半导体中有两种载流子,分别是（）。在设计同步时序电路时,检查到不能自行启动时,则（）。与TTL电路相比,CMOS电路的特点是（）555定时器可以组成（）。单稳态触发器的
- 由10级触发器构成的二进制计数器,其模值为（）。HDPLD比较适合用在以（）的数字系统。若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。可重复编程的可编程器件有（）。A/D转换器中用采用（）
- 由3级触发器构成的环型和扭环型计数器的计数模值依次为（）。主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。下列哪一项不是组合逻辑电路消除竞争－冒险的方法（）。可编程（与、或阵列皆可编程）的可编程逻辑器件
- 当集成维持—阻塞D型触发器的异步置0端RD＝0时,则触发器的次态（）。欲得到频率稳定度高的矩形波,应选择（）电路。组合逻辑电路消除竞争冒险的方法有（）。数值比较器有哪几种输出结果。（）单稳态触发器是脉冲整形电
- 用8级触发器可以记忆（）种不同的状态。在二进制译码器中,若输入有4位代码,则输出有（）信号。常用的A/D转换电路是（）A/D转换器。集成触发器有（）3种结构。A/D转换器的转换误差包括（）。A.8B.16C.128D.256A.2个B.
- 维持—阻塞D触发器是（）。三极管开关电路中,则约束条件为（）。在下列A／D转换器类型中,转换速度最快的是（）转换器。一个触发器可记录一位二进制代码,其输出电平的级数为（）。A.下降沿触发B.上升沿触发C.高电平触
川公网安备 51012202001360号