查看所有试题
- 把模拟量转换成为相应数字量的转换器件称为（）。不属于PLD基本结构部分的是（）。根据电路结构的不同,可将D/A转换器分为（）两种类型。数—模转换器
DAC
D／A转换器
ADC#A.与门阵列B.或门阵列C.与非门阵列D.输入缓冲
- 要对—用户电路板上的3片在系统可编程芯片编程,你认为最好的方法是（）。硅开关二极管导通时的正向压降为（）。常用的数码显示器件有（）。A.在专用编程器上逐片编程B.在专用编程器L同时编程C.通过编程线对板上的HDPL
- FPGA比较适合用在以（）的数字系统。把模拟量转换成为相应数字量的转换器件称为（）。TTL与非门输入级的多发射三极管可完成（）。下面对触发器基本特点的描述正确的是（）。A.复杂B.控制为主C.时序为主D.较简单数—模
- 高密度可编程逻辑器件中具有硬件加密功能的器件是（）。只考虑本位数而不考虑低位来的进位的加法称为（）。下列逻辑电路中,不是组合逻辑电路的是（）。A.HDPLD和FPGAB.GALC.HDPLDD.FPGAA.全加B.半加C.全减D.半减A.译
- 以下可编程逻辑器件中,集成密度最高的是（）。TTL与非门构成的单稳态电路中,其定时元件R应满足（）条件。触发器是构成记忆功能部件的基本器件,它具有哪些特点。（）PLD的设计方法主要有（）。可编程只读存储器PROM包
- HDPLD比较适合用在以（）的数字系统。改变（）之值不会影响555构成单稳态触发器的定时时间tw。当集成维持—阻塞D型触发器的异步置0端RD＝0时,则触发器的次态（）。一个倒T网络的10位D／A转换器的最小输出电压为0．01V
- 在系统可编是指：对位于（）的可编程逻辑器件进行编程。74LS138是（）。时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是（）。A/D转换器按照转换速度由高到低可分为哪三种类型（）。下列器件属
- 高密度可编程逻辑器件通常集成规模大于（）门。主从JK触发器是（）。按集成度的不同可以把集成电路分为（）,译码是编码的逆过程,译码器的输出可以是（）．74LS160是（）。A.100B.1000C.10000D.10000A.在CP上升沿触发
- 低密度可编程器件的代表是（）。二极管与门的两输入信号AB＝（）时,输出为高电平。高密度可编程逻辑器件中具有硬件加密功能的器件是（）。十进制数25用8421BCD码表示为（）。数值比较器有哪几种输出结果。（）下列器
- 低密度可编程逻辑器件（PLD）通常集成规模小于（）门。已知R、S是或非门构成的基本RS触发器的输入端,则约束条件为（）。一个触发器可记录一位二进制代码,它有（）个稳态。100
1000#
10000
10000A.RS＝0B.R＋S=IC.RS
- 程序控制中,常用（）电路作定时器。在TTL集成与非门中,多发射极晶体管T1的主要作用是（）。以下四种转换器,（）是A/D转换器且转换速度最高。计数器#
比较器
译码器
编码器A.倒相B.逻辑乘C.提高带负载能力D.提高抗干
- 两模数分别为M1和M2的计数器串接而构成的计数器,其总模数为（）。以下可编程逻辑器件中,集成密度最高的是（）。设计模值为36的计数器至少需要（）级触发器。数制实际上指的是数的进位制,下列哪些属于数制的种类。（
- 欲把一脉冲信号延迟8个TCP后愉出,宜采用（）电路。在对频率稳定性要求高的场合,普遍采用（）振荡器。单稳态触发器可用来（）。数字系统中,能实现定时功能的电路是（）。在公式法化简逻辑函数时常用（）。计数器
分频
- 用集成计数器设计n进制计数器时,不宜采用（）方法。所谓三极管工作在倒置状态,是指三极管（）。常用的A/D转换电路是（）A/D转换器。置最小数
反馈复位
反馈预置
时钟禁止#A.发射结正偏置,集电结反偏置B.发射结正偏置
- 每经十个CP脉冲状态循环一次的计数电路,知其有效状态中的最大数为1100,则欠妥的描述是（）。若一个10位二进制D／A转换器的满刻度输出电压为Vomax＝10.23V,当输入D=（1100000010）2时,输出电压为（）V。可檫除的可编
- 10,10,10,10,10）#
（3,10,3,10,10,且定时精度高。D.555的最大输出电流达200mA
- 从电路结构上看,时序电路必须含有（）。数字系统中,常用（）电路．将输入脉冲信号变为等幅等宽的脉冲信号。双积分A／D转换器转换时间大约在（）的范围内。如果晶体三极管的（）,则该管工作于饱和区。用8级触发器可以
- 时序电路的逻辑功能不能单由（）来描述。可重复编程的可编程器件有（）。下列哪类触发器每有空翻现象（）。A.时钟方程B.状态方程C.状态转换表D.状态转换图#A.PALB.GALC.PROMD.PLAA.同步R-S触发器B.主从R-S触发器C.维
- 555构成的多谐振荡器电路中、当R1=R2时,欲使输出占空比约为50％,最简单的办法是（）。七段译码器74LS47的输入是4位（）,输出是七段反码。在组合逻辑电路中竞争不一定带来冒险,我们根据逻辑电路的输出是否产生错误可
- 在（）端加可变电压,可使555多谐振蔼器输出调频波。集电极开路门的英文缩写为OC门,工作时必须外加（）。下列器件中,（）属于组合逻辑电路。A.OUTB.RDC.C—UD.GNDA.电源B.负载C.驱动电路D.下拉电阻#A.触发器B.计数器C.
- 改变（）值,不会改变555构成的多谐振荡器电路的振荡频率。同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为（）。以下电路中不能用于总线应用的有（）。下列触发器具有约束条件的是（）。A.电源VC
- 555构成的多谐振荡器中,还可通过改变（）端电压值使振荡周期改变。二极管或门的两输入信号AB＝（）时,输出为低电平。构成模值为256的二进制计数器,需要（）级触发器。三极管作为开关使用时,要提高开关速度,可（）。
- 555集成定时器构成的单稳态触发器,其暂态时间tw＝（）。当发射结和集电结均正偏时,三极管工作在（）状态。如果触发器的次态仅取决于CP（）时输入信号的状态,就可以克服空翻。边沿式D触发器是一种（）稳态电路。组合
- 改变（）之值不会影响555构成单稳态触发器的定时时间tw。数字系统中,降低尖峰电流影响,所采取的措施是（）。一位8421BCD码计数器至少需要（）个触发器。PAL的结构是（）。下面对最小项性质的描述正确的是（）。集成
- 555集成定时器构成的施密特触发器,当电源电压为15V时,其回差电压⊿UT值为（）。处理（）的电子电路是数字电路。若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容为（）。常用的D／A转换电路是
- 在对频率稳定性要求高的场合,普遍采用（）振荡器。组合逻辑电路的设计过程除了逻辑抽象还包含（）既克服了空翻问题,又无一次变化问题的常用集成触发器有（）。A.双门RCB.三门RC环形C.555构成D.石英晶体A.根据给定的
- 在环形振荡器中,为了降低振荡频率,通常在环形通道中串入（）。555集成定时器构成的施密特触发器,当电源电压为15V时,其回差电压⊿UT值为（）。若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容
- 门电路与RC元件构成的多谐振踌器电路中,随着电容C充电,放电,受控门的输入电压uI随之上升、下降,当uI达到（）时,电路状态迅速跃变。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。边沿式D触发
- 顺序加工控制系统的控制时序可用（）电路实现。在8位D／A转换器中,其分辨率是（）。PLD开发系统不需要（）。在权电阻型D/A转换器中（）。分立元件门电路于集成门电路相比具有哪些缺点。（）以下各电路中,（）是无稳
- 为了检测周期性复现的脉冲列中是否丢失脉冲或停止输出脉冲,可用（）电路。数字系统中,能自行产生矩形波的电路是（）。若双积分A／D转换器第一次积分时间T1取20ms的整倍数,它便具有（）的优点。为实现数据传输的总线
- TTL集成单稳态电路的暂稳态时间tw为（）。将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（）。下列元件具有开关特性的是（）。按集成度的不同可以把集成电路分为（）,同步T触发器具有（）功
- 欲增加集成单稳电路的延迟时间tw,可以（）。主从JK触发器是（）。当集成维持—阻塞D型触发器的异步置0端RD＝0时,则触发器的次态（）。组合电路逻辑功能的表示方法有（）。双极性555和CMOS型555的制作工艺和流程不同,
- TTL与非门构成的单稳态电路中,其定时元件R应满足（）条件。在系统可编是指：对位于（）的可编程逻辑器件进行编程。用来判断电路全部输入中“1”的个数奇偶性的电路称为（）。如需要判断两个二进制数的大小或相等,可以
- 欲在一串幅度不等的脉冲信号中,剔除幅度不够大的脉冲,可用（）电路。欲增加集成单稳电路的延迟时间tw,可以（）。555定时器可以组成（）。A/D转换器中用采用（）来描述转换精度。施密特触发器#
单稳态触发器
多谐振荡
- 若将输入脉冲信号延迟一段时间后输出,应用（）电路。5级最大长度移存型计数器的产生的序列信号的序列长度是（）。8位移位寄存器,串行输入时经（）个脉冲后,8位数码全部移入寄存器中。三极管开关电路的可靠工作条件是
- 数字系统中,能实现精确定时的电路是（）。两模数分别为M1和M2的计数器串接而构成的计数器,其总模数为（）。在系统可编是指：对位于（）的可编程逻辑器件进行编程。下列TTL非门输入端的接法为高电平的是（）。脉冲整
- 数字系统中,常用（）电路．将输入脉冲信号变为等幅等宽的脉冲信号。移位寄存器的工作方式主要有（）。下列器件中,属于PLD器件的是（）。A.施密特触发器B.单稳态触发器C.多谐振荡器D.集成定时器A.串行输入,并行输出B.
- 数字系统中,能自行产生矩形波的电路是（）。门电路输人端对地所接电阻R≤ROF时．相当于此端（）。在对频率稳定性要求高的场合,普遍采用（）振荡器。十进制数25用8421BCD码表示为（）。计数器是时序逻辑电路的典型电路
- 数字系统中,常用（）电路,将输入缓变信号变为矩形脉冲信号。基本置RS触发器的输入直接控制其输出状态,所以它不能被称为（）触发器。用555定时器构成的施密特触发器,若电源电压为VCC,控制端不外接固定电压,则其上限阈
- 三态寄存器的（）信号无效时,寄存器输出为高阻状态。三态门输出高阻状态时,下列说法不正确的是（）。根据电路结构形式的不同,触发器可分为维持阻塞触发器、CMOS边沿触发器和（）。DAC0832根据其6个控制信号的不同连
川公网安备 51012202001360号