用反馈复位法来改变由8位十进制加法计数器的模值，可以实现（）

【名词&注释】

约束条件(constraint condition)、集成度(integration)、寄存器(register)、宏单元(macro cell)、改进型(improved)、组合逻辑电路(combinational logic circuit)、十进制(decimal system)、门电路(gate circuit)、高密度可编程逻辑器件(complex programmable logic devices)、与非门(nand gate)

[单选题]用反馈复位法来改变由8位十进制^{(decimal system)}加法计数器的模值，可以实现（）模值范围的计数器。

A. A.l～10B.1～16C.1～99D.1～100

查看答案&解析 查看所有试题

学习资料：

[单选题]在设计过程中，逻辑函数化简的目的是（）。

A. 获得最简与或表达式
B. 用最少的逻辑器件完成没计
C. 用最少的集电门完成设计
D. 获得最少的与项

[单选题]高密度可编程逻辑器件^{(complex programmable logic devices)}中具有硬件加密功能的器件是（）。

A. A.HDPLD和FPGAB.GALC.HDPLDD.FPGA

[单选题]输出端可直接连在一起实现“线与”逻辑功能的门电路^{(gate circuit)}是（）。

A. 与非门^{(nand gate)}
B. 或非门
C. OC门
D. 三态门

[单选题]已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为（）。

A. A.RS＝0B.R＋S=IC.RS＝lD.R＋S=0

[多选题]组合逻辑电路按照集成度可分为（）。

A. A.SSIB.MSIC.LSID.VLSI

[多选题]复杂可编程逻辑器件CPLD是EPLD的改进型器件，一般情况下，CPLD器件至少包含三种结构（）。

A. A.可编程逻辑宏单元B.可编程I/O单元C.可编程寄存器D.可编程内部连线

[多选题]只可进行一次编程的可编程器件有（）。

A. A.PALB.GALC.PROMD.PLD

[多选题]一个8位的模数转换器，满量程时的输入电压为＋5V，则下列分析正确的是（）。

A. A.该A/D转换器的分辨率是1/28B.该A/D转换器的最小分辨电压为19.5mVC.该A/D转换器的分辨率是28D.该A/D转换器的最小分辨电压为100mV

本文链接：https://www.51bdks.net/show/jrlpg5.html