查看所有试题
- 下列逻辑电路中为时序逻辑电路的是（）。只考虑本位数而不考虑低位来的进位的加法称为（）。PAL的结构是（）。脉冲整形电路有（）。下列PLD电路的或阵列可编程的器件是（）。在构成D/A转换器的电路种,属于D/A转换器
- 计数器是时序逻辑电路的典型电路,它可用来（）。在下列A／D转换器类型中,转换速度最快的是（）转换器。逻辑器件（）属于非用户定制电路。三态门输出高阻状态时,下列说法不正确的是（）。边沿式D触发器是一种（）稳态
- 下列器件属于移位寄存器的是（）用PLA进行逻辑设计时,应将逻辑函数表达式变换成（）式。分立元件门电路由（）等元件组成。不存在一次变化问题的触发器是（）。A.74LS00B.74LS160C.74LS164D.74LS194A.与非与非B.异或C
- 移位寄存器的工作方式主要有（）。可重复编程的可编程器件有（）。按照计数器中各触发器状态更新的情况不同,可将计数器分为（）。DAC0832是常用的集成DAC芯片,它的工作方式分为（）。在逻辑代数中,下列推断正确的是
- 描述时序逻辑电路逻辑功能的方程组包括（）。为实现数据传输的总线结构,要选用（）门电路。组合逻辑电路的竞争-冒险是由于（）引起的。如需要判断两个二进制数的大小或相等,可以使用（）电路。当集成维持—阻塞D型触
- 移位寄存器可以实现（）。下列器件属于TTL集成门电路的是（）DAC0832根据其6个控制信号的不同连接方式,有（）三种工作方式。A.并/串转换B.数据存储C.串/并转换D.数据运算#A.74LS00B.74LS04C.CD4511D.CD4017#A.单级缓
- 74LS160是（）。不属于PLD基本结构部分的是（）。下面对555电路内部结构描述正确的是（）每经十个CP脉冲状态循环一次的计数电路,知其有效状态中的最大数为1100,则正确的描述是（）。A.同步计数器B.异步计数器C.十进
- 将计数器分为（）两种类型。三极管开关电路中,影响开关速度的主要囚素是（）。在对频率稳定性要求高的场合,普遍采用（）振荡器。维持—阻塞D触发器是（）。10位二进制D／A转换器的分辨率是（）。常用的A/D转换电路是
- 下面对555电路内部结构描述正确的是（）最常用的BCD码是（）。设计模值为36的计数器至少需要（）级触发器。脉冲整形电路没有（）。555定时器可以组成（）。下列触发器抗干扰能力较强的触发器是（）。A.有3个500电阻
- 计数器的种类繁多,按编码可分为（）。如要将一个最大幅度为9.99V的模拟信号转换为数字信号,要求ADC的分辨率小于10mV,最少应选用（）位ADC。逻辑函数与⊙满足（）关系。下面对触发器基本特点的描述正确的是（）。A.加
- 当输入端A、B都为高电平时,A点的电压值为（）。可重复编程的可编程器件有（）。数制是人们对数量计数的一种统计规则,在数字系统中广泛采用的是（）555定时器可以组成（）。一个8位的模数转换器,满量程时的输入电压为
- 同步计数器的分析步骤一般包含（）。2005个1连续异或的结果是（）。在下列触发器中,有约束条件的是（）。下列触发器中,有约束条件的是（）。触发器是存储电路的基本元件,根据触发器时钟端的连接方式,把时序逻辑电路
- 可以用来暂时存放数据的器件是（）用555定时器构成的施密特触发器,若电源电压为VCC,控制端不外接固定电压,则其下限阐值电压为（）。ispLSI器件中的GLB是指（）。下列触发器中,没有约束条件的是（）。组合逻辑电路的
- 描述触发器逻辑功能的方法有（）。两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（）。主从JK触发器是（）。下列元件具有开关特性的是（）。基数R＝16的数制为十六进制,十六进制有（）等十
- 集成触发器有（）3种结构。三态寄存器的（）信号无效时,寄存器输出为高阻状态。异步计数器设计时,比同步计数器设计多增加的设计步骤是（）。既克服了空翻现象,又无一次变化问题的常用集成触发器有（）。A.主从结构B.
- 集成触发器有（）3种结构。取样—保持器按一定取样周期把时域上连续变化的信号变为时域上（）信号。下列器件属于TTL集成门电路的是（）下面对555电路内部结构描述正确的是（）当555定时器2脚和6脚输入端的电压都在1/3
- 有直接控制问题的触发器包括（）。10位二进制A/D转换器的分辨率是（）。ispLSI器件中的GLB是指（）。TTL与非门由（）组成。下列TTL非门输入端的接法为低电平的是（）。下列器件中,（）属于组合逻辑电路。触发器是构
- 下列触发器具有约束条件的是（）。在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是（）。在下列A／D转换器类型中,转换速度最快的是（）转换器。同步DC触发器
同步RS触发器#
主从RS触发器#
基本RS触发
- 既克服了空翻问题,又无一次变化问题的常用集成触发器有（）。FPGA比较适合用在以（）的数字系统。当集成维持—阻塞D型触发器的异步置0端RD＝0时,则触发器的次态（）。在权电阻型D/A转换器中（）。CMOS数字集成电路与T
- 边沿结构的集成触发器包括（）．某集成电路封装内集成有4个与非门,它们输出全为高电平时,测得5V电源端的电流为8mA,输出全为0时,测得5v电源端的电流为16mA,该TTL与非门的功耗为（）mW。把代码的特定含义翻译出来的过
- 具有保持记忆功能的触发器是（）。要使JK触发器的输出Q从1变成0,它的输入信号JK应为（）；数字系统中,能自行产生矩形波的电路是（）。把代码的特定含义翻译出来的过程称为（）。组合逻辑电路中输入信号的变化传输到
- 下列哪类触发器每有空翻现象（）。以下可编程逻辑器件中,集成密度最高的是（）。HDPLD比较适合用在以（）的数字系统。单稳态触发器可用来（）。以下各电路中,（）可以产生脉冲定时。三态门输出高阻状态时,（）是正确
- 既克服了空翻现象,又无一次变化问题的常用集成触发器有（）。三态寄存器的（）信号无效时,寄存器输出为高阻状态。数字系统中,能自行产生矩形波的电路是（）。下列器件的输出电路可编程的是（）。集成电路的逻辑功能
- 不存在约束条件的触发器是（）。数字电路中,当晶体管的饱和深度变浅时,其工作速度（）。利用单稳态触发器在触发信号作用下由稳态进入暂稳态,暂稳态维持一定时间后自动返回稳态的特点,可做（）等方面的应用。在公式法
- 同步T触发器具有（）功能。若将输入脉冲信号延迟一段时间后输出,应用（）电路。边沿式D触发器是一种（）稳态电路。同步时序电路和异步时序电路比较,其差异在于后者（）。在CMOS类门中,对未使用的输入端应（）GAL的输
- 触发器是构成记忆功能部件的基本器件,它具有哪些特点。（）数字系统中,能自行产生矩形波的电路是（）。已知由101级非门构成的环形振荡器的振荡周期为10.1us,这些非门的平均传输延迟时间Tpd为（）ns。基本RS触发器可
- 不存在一次变化问题的触发器是（）。利用2个74LSl38和1个非门,可以扩展得到1个（）线译码器。功能块电路内部一般是由（）组成。在8位D／A转换器中,其分辨率是（）。不属于A／D转换器电路组成部分的电路是（）。对TTL
- 同步触发器只有在同步信号到达时才按输入信号改变状态,通常把这个同步信号叫（）。对TTL与门多余输入端的处理,正确的是（）数制是人们对数量计数的一种统计规则,在数字系统中广泛采用的是（）双极性555和CMOS型555的
- 将十进制数的10个数字0～9编成二进制代码的电路称为（）。高密度可编程逻辑器件通常集成规模大于（）门。可重复进行编程的可编程器件有（）。A.8421BCD编码器B.二进制编码器C.二－十进制编码器D.十进制编码器#A.100B
- 74LS138是（）。门电路输人端对地所接电阻R≤ROF时．相当于此端（）。如要将一个最大幅度为9.99V的模拟信号转换为数字信号,要求ADC的分辨率小于10mV,最少应选用（）位ADC。下列器件中,（）属于组合逻辑电路。集成3线
- 译码是编码的逆过程,译码器的输出可以是（）．两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是（）。如要将一个最大幅度为5.1V的模拟信号转换为数字信号,要求输入每变化20mV,输出信号的最低
- 下列触发器中,有约束条件的是（）。下列触发器中,克服了空翻现象的有（）。ISP-PLD器件开发系统的组成有（）。A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器#边沿D触发器#
主从RS触发器#
同步RS触发器
- 基本RS触发器具有（）。在系统可编是指：对位于（）的可编程逻辑器件进行编程。如果晶体三极管的（）,则该管工作于饱和区。对TTL与非门多余输入端的处理,不能将它们（）。TTL电路在正逻辑系统中,以下各种输入中（）
- 下面对触发器基本特点的描述正确的是（）。能实现从多个输入端中选出一路作为输出的电路称为（）。同步时序电路和异步时序电路比较,其差异在于后者（）。在数字系统中,常用的表示机器数的方法有（）。A.具有两个能自
- 下列触发器中,克服了空翻现象的有（）。征用下列土地,须报经国务院批准（）施密特触发器可用于（）常用的7段发光数码管有哪两种类型（）。边沿D触发器#
主从RS触发器#
同步RS触发器
主从JK触发器#基本农田#
基本农田
- 基本RS触发器可用于（）。能实现模拟量到数字量转换的器件有（）。关于同步D触发器逻辑功能的表述正确的是（）。A.键盘输入B.开关消噪C.防抖动D.数据运算#A.DAC0832B.ADC0832C.DAC1210D.ICL7107A.有可能出现不确定状
- 根据逻辑功能的不同,触发器可分为RS触发器、（）。若将输入脉冲信号延迟一段时间后输出,应用（）电路。下列TTL非门输入端的接法为高电平的是（）。下列器件中,（）属于组合逻辑电路。74LS138是（）。PLD的基本结构组
- 描述触发器的逻辑功能的方法有（）。每经十个CP脉冲状态循环一次的计数电路,知其有效状态中的最大数为1100,则欠妥的描述是（）。在系统可编是指：对位于（）的可编程逻辑器件进行编程。在（）输入情况下,“与非”运算
- 数值比较器有哪几种输出结果。（）衡量A／D和D／A转换器性能优劣主要指标是（）。,TTL定时器型号的最后几位数字为（）。单稳态触发器可用来（）。下列PLD电路的或阵列可编程的器件是（）。下列对可编程逻辑器件GAL描
- 根据电路结构形式的不同,触发器可分为维持阻塞触发器、CMOS边沿触发器和（）。TTL与非门构成的单稳态电路中,其定时元件R应满足（）条件。在数字系统中,表示机器数的方法很多,目前常用的有（）。不存在约束条件的触发
川公网安备 51012202001360号