一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个

【名词&注释】

JK触发器(jk flip-flop)、地址译码器(address decoder)、数据选择器(data selector)

[单选题]一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。

A. 1
B. 2
C. 4
D. 16

查看答案&解析 查看所有试题

学习资料：

[单选题]1个3线-8线译码器74LS138，当输入端A=0、B=0、C=1时，输出Y0和Y7的状态分别为（）。

A. 0、0
B. 0、1
C. 1、0
D. 1、1

[单选题]RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位。

A. 88
B. 880
C. 211×8
D. 28×11

[单选题]在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。

A. 顺序
B. 并行
C. 即可顺序也可并行
D. 无法确定

[单选题]在VHDL语言中，不同类型的数据是（）的。

A. 可以进行运算和直接代入
B. 不能进行运算和直接代入
C. 不能进行运算但可以直接代入
D. 可以进行运算但不能直接代入

[单选题]要使JK触发器的输出Q从1就成0，它的输入信号JK就为（）。

A. 00
B. 01
C. 10
D. 无法确定

本文链接：https://www.51bdks.net/show/d3rnx9.html