正确答案: B

01

题目：要使JK触发器的输出Q从1就成0，它的输入信号JK就为（）。

查看原题 查看所有试题

学习资料的答案和解析：

[单选题]一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过（）ms可以转换为4位并行数据输出。

4

[单选题]在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（）个。

6

[单选题]如果异步二进制计数器的触发器个数为10个，则计数状态有（）种。

1024

[单选题]四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。

1

[单选题]R-S触发器的基本性质是（）。

两个稳定状态

[单选题]VHDL中的各种逻辑运算中，运算符（）的优先级别最高。

NOT

[单选题]TTL与非门输入短路电流IIS的参数规范值是（）。

1.6mA

[单选题]小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为（）

2n