查看所有试题
- 如图12-1所示,优先权编码器74148有8条输入线0～7,3条输出线A0～A2。当GS为0时编码器输出有效,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A2、A1、A0的状态分别为（）。能够起到定时作用的触发器
- A*B*B**C=（）。五变量的卡诺图中共有最小项数为（）个。用触发器组成12进制数计数器,至少应用触发器的个数为（）个。若停电数分钟后恢复供电,（）中的信息能够保持不变。B
C
1
0#10
16
64
32#2
3
4#
5RAM
COMP
ROM#
- 1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。若ROM有13根地址输入线,则该ROM的容量为（）位。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。用5
- 已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为（）。A*B*B**C=（）。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过（）ms可以转换为4位并行数据输出。单稳态触发器中最重要的参数是
- 五变量的卡诺图中共有最小项数为（）个。下列说法正确的是（）。n位二进制计数器,在计数过程中,经历的独立状态数为（）个。关于可编程逻辑阵列PLA,设它的满度输出电压为25．5V,输出电压为（）V。在VHDL程序中,（）可
- 函数Y=ABC+A+ADE（F+G）的最简式为（）。已知Y=A+BC,则下列说法正确的是（）。有一个8位D／A转换器,设它的满度输出电压为25．5V,当输入数字量为11101101时,输出电压为（）V。若停电数分钟后恢复供电,（）中的信息能
- 三态输出门可用于（）。利用2个74LS138和1个非门,可以扩展得到1个（）线译码器。"线与"逻辑电路
"线或"逻辑电路
总线传输电路#
功率驱动电路2-4
3-8
4-16#
无法确定
- 下列说法错误的是（）。如图12-2所示,数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时,下列说法正确的是（）。脱落酸、赤霉素和类胡萝卜素都是由（）单位构成的。基本RS触发器的输入直接
- 已知Y=A+BC,则下列说法正确的是（）。十进制数0．25转换为二进制数为（）。下列说法正确的是（）。如图12-1所示,3条输出线A0～A2。当GS为0时编码器输出有效,则输出A2、A1、A0的状态分别为（）。在VHDL语言中,ARCHITE
- 将一个最大幅值为5V的模拟信号转换为数字信号,要使模拟信号每变化10mV,数字信号的最低位发生变化,应选用（）位的A／D转换器。具有“有1出0、全0出1”功能的逻辑门是（）6
7
8
9#与非门
或非门#
异或门
同或门
- 7系列EPROM存储的数据是（）可擦除的。不
电
紫外线#
融断器
- 下列逻辑代数基本运算关系式中不正确的是（）。用触发器组成12进制数计数器,至少应用触发器的个数为（）个。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过（）ms可以转换为4位并行数据输出。结构体中
- 函数Y=ABC+A+ADE（F+G）的最简式为（）。一个4位串行数据,输入4位移位寄存器,时钟脉冲频率为1kHz,经过（）ms可以转换为4位并行数据输出。施密特触发器的主要功能是（）。用555定时器构成的单稳态电路如图12-3所示。
- 1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。单稳态触发器中最重要的参数是（）。已知TTL门的UH=3．6V,UL=0．3V,UOFF=0．8V,UON=1．8V,则该门输入高电平的噪声容限为（）V。有一
- A*B*B**C=（）。两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会（）。B
C
1
0#变为0
保持1不变#
保持0不变
无法确定
- 对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,IB、IC、β之间的关系为（）。下列说法错误的是（）。一个4位串行数据,经过（）ms可以转换为4位并行数据输出。施密特触发器的主要功能是（）。已知TTL门的UH=3．6V
- BCD码（01010010）转换为十进制数为（）。n位二进制计数器,在计数过程中,经历的独立状态数为（）个。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为（）。下列逻辑代数基本运算关系式中不正确的是（）
- 结构体（ARCHITECTURE）用于描述设计单元的（）用原码输出的译码器实现多输出逻辑函数,需要增加若干个（）。行为、元件及连接关系#
元件、子程序、公用数据类型
名称和端口的引脚等
可编译的设计单元#非门
与非门#
- n位二进制计数器,在计数过程中,经历的独立状态数为（）个。函数Y=ABC+A+ADE（F+G）的最简式为（）。如图12-1所示,优先权编码器74148有8条输入线0～7,3条输出线A0～A2。当GS为0时编码器输出有效,E1为0时允许模块工作
- 晶体三极管工作在深饱和区时,IB、IC、β之间的关系为（）。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,C=0．1μF,则输出电压的脉冲宽度为（）mS。TTL与非门阈值电压UT的典型值是（）IC=βIB
I
- 十进制数0．25转换为二进制数为（）。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。在异步二进制计数器中,从0开始计数,当十进制数为60时,需要触发器的个数为（）个。一个振荡器电
- 增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。以下代码中为无权码的为（）。宽度增加#
幅度减小
幅度增加
宽度减小8421BCD码
2421BCD码
余三码#
- 有三个输入端的或非门电路,在计数过程中,经历的独立状态数为（）个。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,则应有（）个存储单元,则其存储容量为（）位。从信息的存储情况分类,存储器可以分为（）两大类
- n位二进制计数器,在计数过程中,经历的独立状态数为（）个。五变量的卡诺图中共有最小项数为（）个。在VHDL语言中,不同类型的数据是（）的。利用2个74LS138和1个非门,可以扩展得到1个（）线译码器。要使JK触发器的输
- n位二进制计数器,在计数过程中,经历的独立状态数为（）个。若ROM有13根地址输入线,8根数据输出线,则该ROM的容量为（）位。从信息的存储情况分类,存储器可以分为（）两大类。关于可编程逻辑阵列PLA,下列说法正确的是
- IB、IC、β之间的关系为（）。下列逻辑代数基本运算关系式中不正确的是（）。下列说法错误的是（）。如图12-1所示,优先权编码器74148有8条输入线0～7,E1为0时允许模块工作。请问当输入线6为0,其余输入线为1时,则输出A
- 下列说法正确的是（）。已知Y=A+BC,最小分辨电压△U=0．1V,则其满度输出电压为（）V。电可擦除的PROM器件是（）一个触发器可以有一个输出端,也可以有两个输出端
触发器两个输出端的电平可以相同,也可以相反
时钟信号
- BCD码（01010010）转换为十进制数为（）。十六进制数905FH转换为二进制数为（）。有三个输入端的或非门电路,要求输出高电平,其输入端应是（）。用555定时器构成的单稳态电路如图12-3所示。已知电源电压V=10V,R=33kΩ,
- 十进制数86转换为BCD码应为（）。已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为（）。1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为（）。基本RS触发器的输入直接控制
- 十六进制数905FH转换为二进制数为（）。十进制数315转换为二进制数为（）。晶体三极管工作在深饱和区时,IB、IC、β之间的关系为（）。施密特触发器的主要功能是（）。脱落酸、赤霉素和类胡萝卜素都是由（）单位构成的
- 十进制数0．25转换为二进制数为（）。对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路为（）。从信息的存储情况分类,存储器可以分为（）两大类。00000000.01#
00100010.1
00000000.001
00100010.001与非门
- 二进制数1000．001转换为十进制数为（）。n位二进制计数器,经历的独立状态数为（）个。函数Y=ABC+A+ADE（F+G）的最简式为（）。已知某逻辑电路的真值表如表所示,则该逻辑电路的最简逻辑表达式为（）。如图12-2所示,
- 十进制数315转换为二进制数为（）。有三个输入端的或非门电路,要求输出高电平,其输入端应是（）。关于可编程逻辑阵列PLA,下列说法正确的是（）。结构体（ARCHITECTURE）用于描述设计单元的（）在VHDL语言中,ARCHITEC
川公网安备 51012202001360号