组合逻辑电路的设计过程除了逻辑抽象还包含（）

【名词&注释】

适用范围(scope of application)、数字电路(digital circuit)、555定时器(555 timer)、多谐振荡器(multivibrator)、组合逻辑电路(combinational logic circuit)、施密特触发器(schmitt trigger)、低电平输出(low level output)、TTL与非门(ttl nand gate)、集成定时器(integrated timer)、脉冲整形电路(pluse shaping circuit)

[多选题]组合逻辑电路的设计过程除了逻辑抽象还包含（）

A. A.根据给定的逻辑图写出输出逻辑函数表达式B.化简函数表达式C.列出真值表D.根据最简输出函数表达式画出逻辑图

查看答案&解析 查看所有试题

学习资料：

[单选题]TTL与非门^{(ttl nand gate)}低电平输出^{(low level output)}电流IOL的参数规范值是（）。

A. 20uA
B. 40uA
C. 1.6mA
D. 16mA

[单选题]用8级触发器可以记忆（）种不同的状态。

A. A.8B.16C.128D.256

[单选题]若一个10位二进制A／D转换器的基准电压VREF＝—10.24V，则当输入为2.56V时，结果（二进码）为（）。

A. A.0100000000B.1100000000C.1000000000D.0100000010

[单选题]8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。

A. A.1B.2C.4D.8

[多选题]与TTL电路相比，CMOS电路的特点是（）

A. A.噪声容限低B.电源适用范围宽C.功耗极低D.扇出能力强

[多选题]下列触发器中，克服了空翻现象的有（）。

A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器

[多选题]当555定时器2脚和6脚输入端的电压都在1/3VCC和2/3VCC之间时，555输出（）。

A. A.高电平B.低电平C.高低电平都有可能D.无法确定

[多选题]数字电路中常用的脉冲整形电路^{(pluse shaping circuit)}是（）。

A. A.施密特触发器B.多谐振荡器C.单稳态触发器D.集成定时器^{(integrated timer)}

[多选题]PLD的基本结构组成有（）。

A. A.与阵列B.或阵列C.输入缓冲电路D.输出电路

本文链接：https://www.51bdks.net/show/y9n506.html