可檫除的可编程逻辑器件EPLD的基本逻辑单位是宏单元，它由（）三

【名词&注释】

低电平(low level)、555定时器(555 timer)、寄存器(register)、宏单元(macro cell)、二进制译码器、高电平(high level)、二进制计数器、十进制计数器(decimal counter)、最大数

[多选题]可檫除的可编程逻辑器件EPLD的基本逻辑单位是宏单元，它由（）三部分组成。

A. A.可编程的与—或阵列B.可编程寄存器C.可编程I/OD.可编程的与非阵列

查看答案&解析 查看所有试题

学习资料：

[单选题]每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。

A. A.模10计数器B.计数容量为10C.十进制计数器^{(decimal counter)}D.十二进制计数器

[单选题]双积分A／D转换器转换时间大约在（）的范围内。

A. A.几十纳秒B.几十微秒C.几百微秒D.几十毫秒

[单选题]一个无符号8位数字量输入的DAC，其分辨率为（）位。

A. A.1B.3C.4D.8

[多选题]三极管作为开关使用时，要提高开关速度，可（）。

A. A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管

[多选题]当555定时器2脚和6脚输入端的电压都在1/3VCC和2/3VCC之间时，555输出（）。

A. A.高电平B.低电平C.高低电平都有可能D.无法确定

[多选题]下列常用的集成ADC属于双积分型的有（）

A. A.ICL7107B.AD574AC.ICL7106D.ADC0809

[多选题]二进制译码器的功能是将输入的二进制代码译成相应的输出信号，常见的二进制译码器有（）。

A. A.8－3译码器B.2－4译码器C.4－16译码器D.3－8译码器

本文链接：https://www.51bdks.net/show/r0yv6j.html