电子与通信技术题库2022EDA技术题库考前模拟考试151

1. [单选题]VHDL运算符优先级的说法正确的是（）。

A. 逻辑运算的优先级最高
B. 关系运算的优先级最高
C. 逻辑运算的优先级最低
D. 关系运算的优先级最低

2. [单选题]MAX+PLUSII的设计文件不能直接保存在（）。

A. 硬盘
B. 根目录
C. 文件夹
D. 工程目录

3. [单选题]下列语句中，不属于并行语句的是：（）。

A. 进程语句
B. CASE语句
C. 元件例化语句
D. WHEN…ELSE…语句

4. [单选题]在VHDL中（）不能将信息带出对它定义的当前设计单元。

A. 信号
B. 常量
C. 数据
D. 变量

5. [单选题]不完整^(incomplete)的IF语句，其综合结果可实现（）。

A. 时序逻辑电路
B. 组合逻辑电路
C. 双向电路
D. 三态控制电路

6. [单选题]在VHD、L语言中，下列对进程（PROC、ESS）语句的语句结构及语法规则的描述中，不正确的是（）

A. A、PROC、ESS为一无限循环语句敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B、敏感信号参数表中，不一定要列出进程中使用的所有输入信号C、进程由说明部分、结构体部分、和敏感信号三部分组成D、当前进程中声明的变量不可用于其他进程

7. [单选题]基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是（）。

A. ①②③④
B. ②①④③
C. ④③②①
D. ②④③①

8. [单选题]综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种^(another)表示的过程；在下面对综合的描述中（）是错误的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件
B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D. 综合是纯软件的转换过程，与器件硬件结构无关

9. [单选题]建立设计项目的菜单是（）

A. “File”“New”
B. “Project”“NewProjectWizard”
C. “File”“NewProjectWizard”

查看答案&解析 查看所有试题

本文链接：https://www.51bdks.net/show/lkk7k4.html