必典考网

用集成计数器设计n进制计数器时,一般采用()。

  • 下载次数:
  • 支持语言:
  • 999
  • 中文简体
  • 文件类型:
  • 支持平台:
  • pdf文档
  • PC/手机
  • 【名词&注释】

    约束条件(constraint condition)、计数器(counter)、中间级(intergrade)、触发器(trigger)、定时器(timer)、组合逻辑电路(combinational logic circuit)、时序逻辑电路(sequential logic circuit)、同步时序电路(synchronous sequential circuit)、TTL与非门(ttl nand gate)、异步时序电路(asynchronous sequential circuits)

  • [多选题]用集成计数器设计n进制计数器时,一般采用()。

  • A. A.置最小数法B.反馈复位法C.反馈预置D.时钟禁止

  • 查看答案&解析 查看所有试题
  • 学习资料:
  • [单选题]逻辑函数与⊙满足()关系。
  • A. A.互非B.对偶C.相等D.无任何关系

  • [单选题]在下列A/D转换器类型中,转换速度最快的是()转换器。
  • A. A.逐次渐近型B.双积分型C.并联型D.V-F型

  • [单选题]TTL定时器型号的最后几位数字为()。
  • A. A.555B.556C.7556D.7555

  • [多选题]TTL与非门(ttl nand gate)由()组成。
  • A. A.输入级B.放大级C.中间级D.输出级

  • [多选题]下列触发器具有约束条件的是()。
  • A. 同步DC触发器
    B. 同步RS触发器
    C. 主从RS触发器
    D. 基本RS触发器

  • [多选题]触发器是存储电路的基本元件,根据触发器时钟端的连接方式,把时序逻辑电路(sequential logic circuit)分为()。
  • A. A.同步时序电路(synchronous sequential circuit)B.组合逻辑电路C.触发器电路D.异步时序电路(asynchronous sequential circuits)

  • 本文链接:https://www.51bdks.net/show/6okp5g.html
  • 推荐阅读

    @2019-2025 必典考网 www.51bdks.net 蜀ICP备2021000628号 川公网安备 51012202001360号